嵌入式系统数字图像采集接口电路设计(一)

1、嵌入式系统数字图像采集接口电路设计 (一 )I/O摘要：本文介绍了两种用于嵌入式系统的数字图像采集接口方法， 接口和内存直接写入。在对采集速度要求不高的应用中， I/O 接口方法 可以简化接口电路设计，减少系统资源。对于要求实时进行图像处理 的系统，直接写入内存法可以在不需要处理器干预的情况下，直接将 图像数据写入系统存储区内，实现高速图像采集。关键词：嵌入式系 统，图像采集，电路设计 Abstract:Inthispaper,wepresenttwodifferentinterfacesbetweendigitalaimag esensorsandaprocessorforembedsyst

2、ems,I/OmodeandDMW(DirectMemor yWrite)mode.InI/Omode,processorcanreadimagedatathroughI/Oport,andt heinterfaceissimple.InDMWmode,imagedatacanbewriteintoRAMdirectlyw hileaprocessorissuspended.Keywords:EmbedSystem,ImageCapture,Electro nicCircuit 一、引言随着半导体技术的飞速开展，具有图像功能的嵌入 式应用愈来愈多。从数码相机、可视 、多功能移动 等消费产 品到

3、门禁、数字视频监视等工业控制及安防产品，图像采集和处理已 成为重要的组成局部之一。图像采集需要进行同步信号的处理，比通 常的A/D数据采集过程复杂，电路的设计也较为困难。传统PC上的图 像采集卡都是在 Philips、Brooktree 等半导体公司提供的接口芯片根底 上，由专业公司开发生产。在嵌入式系统中不同的处理器和图像传感 器的信号定义及接口方式不同，没有通用的接口芯片。另外，利用系 统中的现有资源设计图像采集电路，可以减少器件数量、缩小产品体积和降低系统本钱。所以，通常嵌入式系统中要求自行设计图像采集 接口电路。本文针对不同采集速度的要求，提出了两种图像采集接口 电路的设计方法。目前市

4、场上主流的图像传感器有 CCD CMOS两种器 件，其中CMOS器件上世纪90年代产生，近年来得到了迅速开展。传 感器的输出有模拟和数字两种。由于 CMOS器件功耗小、使用方便， 具有直接数字图像输出功能，作者在设计时选用了CMOS数字输出图像传感器件。其他方式器件的接口设计与此类似，将在讨论中说明。 本文内容做如下安排：第二局部简述图像信号的特点；第三、四局部 分别介绍 I/O 和内存直接写入两种接口设计方法； 最后局部是讨论。二、 图像信号介绍图1给出了采样时钟PCLK和输出数据D之间的时序 关系。在读取图像数据时用 PCLK锁存输出数据。除采样时钟PCLK 和数据输出D外，还有水平方向的

5、行同步信号HSYNC和垂直方向的场 同步信号VSYNC。对于隔行扫描器件，还有帧同步信号FRAME。 如图 2，一帧包括两场。 图 2 中窄的矩形条是同步脉冲， 同步脉冲期间 数据端口输出的数据无效。PLCK存在时，图像数据端口连续不断地输 出数据。由于行之间以及场之间输出数据无效，在采集图像数据必须 考虑同步信号，读取有效数据才能保证图像的完整性。三、 I/O 接口设 计对于MCU、DSP处理器，I/O是最方便的访问方式之一。以I/O方式 读取图像数据不仅可以简化电路设计，而且程序也很简单。但由于读 取每一个像素都要检测状态， 在处理器速度低的情况下， 读取图像慢。 在处理器速度快或图像采集

6、速度要求不高的应用中， I/O 接口方式是一个较好的选择。 1、电路原理和结构在图像传感器和处理器之间，利用 两个锁存器分别锁存状态和图像数据， 处理器通过两个 I/O 端口分别读 取。图 3 中，在采样时钟的上升沿数据锁存器保存传感器输出的图像 数据，当处理器通过I/O 口读取图像时，数据锁存器输出数据。其它情 况下，锁存器输出处于高阻状态。处理器通过状态锁存器读取同步信 号和图像就绪Ready指示信号。在数据锁存器保存图像数据的同时， 状态锁存器产生Ready信号从到' 1；处理器读取图像数据时，Ready 信号自动去除从 1到'0'。处理器读取状态时锁存器驱动总线

7、，其他 情况下输出处于高阻状态。 2、图像读取流程要保证图像的完整性就必 须从一场图像的第一行开始读取，对于隔行扫描输出的图像那么必须从 一帧的第一行开始读取。读取每行图像数据时，那么从该行的第一个像 素开始。因此，在读取图像数据前应先判断场和行的起始位置。图 4 是通过I/O接口方式读取图像数据的流程。读取每个像素数据前先查询 数据状态，如果数据已准备好那么读取数据。3、同步信号检测为了简化电路设计，用处理器直接读取同步信号， 然后找出场和行的起始位置。 从图 2 可以看出，处理器读取同步信号时，信号可能处在同步脉冲状 态 1'或正常状态 0。对于那些同步信号反向的器件，那么分别为和

8、0'。1'如果信号处于同步脉冲状态，第一次检测到的正常状态就起 始位置。如果信号处于正常状态，那么首先检测到脉冲状态，然后用同 样的方法确定起始位置。通过上述方法可以检测出场的起始位置和行 起始位置。4、用VHDL设计锁存器在应用中，以上两个锁存器的功能和其他逻辑集中在一起，用可编程逻辑器件实现。下面分别为它们的VHDL表示。设DO(0-7)是锁存器输出端，DI(0-7)是锁存器输入端，DM(0-7) 是中间状态，Data_R是数据读信号(低电平时有效)，那么数据锁存器的 VHDL 描 述 为 ： Process(reset,PCLK)-锁 存 图 像 数 据 BeginIfr

9、eset='0'thenDMElseifPCLK'eventandPCLK='1'thenDMEndif;Endproc ess;Process(DM,Data_R)- 读 取 图 像 数 据Begi nl fData_R='O'the nDOEIseDOE ndif;E ndproces进一步设数据有效状 态为Dstatus状态读写信号为Status_R低点平时有效)，那么状态锁存器 的 VHDL 描述为： Process(reset,PCL，K Data_R)-数据有效状态控制 BeginIfreset='0'orData_R='0'thenDstatusEIseifPCLK'enentandPCLK