3、ARM9硬件平台设计

1、提纲13245印制板的设计嵌入式硬件平台设计最小系统的设计嵌入式系统简介S3C2410X概述外设及系统总线6硬件系统的调试1嵌入式系系统的软软硬件框框架嵌入式系系统简介介串口、并并口、USB、以太网等等LED、LCD、触摸屏、鼠标、键盘等等Linux、uCLinux、uC/OS-II、WINDOWS CE等2嵌入式系系统的开开发步骤骤嵌入式系系统体系系结构设设计3嵌入式系系统的开开发步骤骤系统需求求分析：确定设设计任务务和目标标，并提提炼出设设计规格格说明书书，作为为正式设设计指导导和验收收的标准准。系统统的需求求一般分分功能性性需求和和非功能能性需求求两方面面。功能能性需求求是系统统的基本本

2、功能，如输入入输出信信号、操操作方式式等；非非功能需需求包括括系统性性能、成成本、功功耗、体体积、重重量等因因素。体系结构构设计：描述系系统如何何实现所所述的功功能和非非功能需需求，包包括对硬硬件、软软件和执执行装置置的功能能划分以以及系统统的软件件、硬件件选型等等。一个个好的体体系结构构是设计计成功与与否的关关键。4嵌入式系系统的开开发步骤骤硬件/软件协同同设计：基于体体系结构构，对系系统的软软件、硬硬件进行行详细设设计。为为了缩短短产品开开发周期期，设计计往往是是并行的的。系统集成成：把系系统的软软件、硬硬件和执执行装置置集成在在一起，进行调调试，发发现并改改进单元元设计过过程中的的错误。

3、系统测试试：对设设计好的的系统进进行测试试，看其其是否满满足规格格说明书书中给定定的功能能要求。5JXARM9-2410教学系统统的硬件件组成本章将以以武汉创创维特公公司生产产的JXARM9-2410教学系统统为原型型，详细细分析系系统的硬硬件设计计步骤、实现细细节以及及调试技技巧等。6S3C2410X内部结构构图S3C2410X概述7S3C2410X片上资源源ARM920T核、工作作频率203MHz；16KB数据Cache，16KB指令Cache，MMU，外部存储储器控制制器；LCD控制器（支持黑黑白、灰灰度、ColorSTN、TFT屏），触触摸屏接接口；NAND FLASH控制器，SD/M

4、MC接口支持持，4个DMA通道；3通道UART、1个多主I2C总线控制制器、1个IIS总线控制制器；4通道PWM定时器及及一个内内部定时时器；117个通用I/O口；24个外部中中断源；8通道10位ADC；实时时钟钟及看门门狗定时时器等。两个USB主/一个USB从；8S3C2410X特性内核:1.8VI/O及存储器器: 3.3V电源管理理模式：Normal、Slow、Idle、Poweroff272-FBGA9S3C2410X的引脚分分布图10S3C2410X的存储器器映射11总线控制制信号S3C2410X的引脚信信号描述述12SDRAM/SRAMS3C2410X的引脚信信号描述述13NAND

5、FlashS3C2410X的引脚信信号描述述14LCD控制信号号S3C2410X的引脚信信号描述述15中断控制制信号S3C2410X的引脚信信号描述述16DMA控制信号号S3C2410X的引脚信信号描述述17UART控制信号号S3C2410X的引脚信信号描述述18ADCS3C2410X的引脚信信号描述述19IIC-BUS控制信号号S3C2410X的引脚信信号描述述20IIS-BUS控制信号号S3C2410X的引脚信信号描述述21触摸屏接接口控制制信号S3C2410X的引脚信信号描述述22USB主接口信信号S3C2410X的引脚信信号描述述23USB从接口信信号S3C2410X的引脚信信号描述述

6、24SPI接口信号号S3C2410X的引脚信信号描述述25GPIOS3C2410X的引脚信信号描述述26TIMER/PWM控制信号号S3C2410X的引脚信信号描述述27复位和时时钟信号号S3C2410X的引脚信信号描述述28JTAG测试逻辑辑S3C2410X的引脚信信号描述述29电源S3C2410X的引脚信信号描述述30芯片及引引脚分析析具有大量量的电源源和接地地引脚，应注意意电源电电压及分分配芯片引脚脚主要有有如下几几种类型型：S3C2410X的引脚主主要分为为如下几几类，即即：数字字输入（I）、数字输出出（O）、数字输入入/输出（I/O）、模拟输入入/输出输出类型型的引脚脚主要用用于S3

7、C2410X对外设的的控制或或通信，由S3C2410X主动发出出，这些些引脚的的连接不不会对S3C2410X自身的运运行有太太大的影影响输入类型型的引脚脚有些直直接决定定S3C2410X是否可正正常运行行，设计计时应特特别注意意输入/输出类型型的引脚脚主要是是S3C2410X与外设的的双向数数据传输输通道31最小系统统简介1、一个嵌嵌入式处处理器是是不能独独立工作作的，必必须给它它供电、加上时时钟信号号、提供供复位信信号，如如果芯片片没有片片内程序序存储器器，则还还要加上上存储器器系统，然后嵌嵌入式处处理器才才可能工工作。2、这些提提供嵌入入式处理理器运行行所必须须的条件件的电路路与嵌入入式处

8、理理器共同同构成了了这个嵌嵌入式处处理器的的最小系系统。3、大多数数基于ARM9处理器核核的微控控制器都都有调试试接口，这部分分在芯片片实际工工作时不不是必需需的，但但因为这这部分在在开发时时很重要要，所以以把这部部分也归归入到最最小系统统中。最小系统统的设计计32最小系统统框图最小系统统的设计计嵌入式控制器时钟电路调试测试接口复位电路存储器电路电源电路可选，当当嵌入式式处理器器中无存存储器时时，或需需扩充存存储器时时，需加加上。可选，方方便调试试和测试试，一般般都加上上。33电源电路路-概述述最小系统统的设计计电源系统统为整个个系统提提供能量量，是整整个系统统工作的的基础，具有极其其重要的的

9、地位。电源系系统处理理的好坏坏，将直直接影响响到整个个系统的的稳定性性、可靠靠性等。多电源源系统的的设计、电源的的分配、印制板板设计中中电源的的设计等等，都是是必须考考虑的。34电源电路路-考虑虑的因素素最小系统统的设计计1.输入的电电压范围围、电流流；2.输出的电电压、最最大电流流、最大大功率；3.输出纹波波大小；4.安全因素素；5.电池兼容容和电磁磁干扰；6.体积要求求；7.成本要求求。35电源电路路-需求求分析最小系统统的设计计1、一般是是多电源源系统，I/O一般为3.3V供电，内内核为2.5V（S3C44B0）、1.8V（S3C2410）或1.25V（PXA255）供电，有有可能还还包

10、含5V或12V等电源；2、 一般般将数字字电源和和模拟电电源分别别供电；3、要求电电源纹波波比较小小，一般般采用LDO供电；36电源电路路-芯片片选型最小系统统的设计计1、有很多多厂家均均生产LDODC-DC转换芯片片，如Maxim、Linear、Sipex、TI、Microchip等；2、转换到到5V的芯片有有UA7805、TL750L05、LTC3425、REG1117-5等；3、转换到3.3V的芯片有有LT1083（7.5A）、LT1084（5A） 、LT1085（3A）、LT1086（1.5A），REG1117-3.3等；37电源电路路-参考考电路最小系统统的设计计38时钟电路路最小系

11、统统的设计计1、主时钟钟电路2、RTC时钟电路路3、主时钟钟及USB时钟滤波波时钟电路路用于向向CPU及其它电电路提供供工作时时钟，在在该系统统中，S3C2410X使用无源源晶振，晶振的的接法如如下图所所示主时钟电电路RTC时钟电路路主时钟及及USB时钟滤波波39时钟电路路最小系统统的设计计1、根据S3C2410X的最高工工作频率率以及PLL电路的工工作方式式，选择择12MHz的无源晶晶振。12MHz的晶振频频率经过过S3C2410X片内的PLL电路倍频频后，可可达到202.8MHz的频率。2、片内的PLL电路兼有有频率放放大和信信号提纯纯的功能能，因此此，系统统可以以以较低的的外部时时钟信号

12、号获得较较高的工工作频率率，以降降低因高高速开关关时钟所所造成的的高频噪噪声。40复位电路路最小系统统的设计计由RC电路及施施密特触触发器组组成：41JTAG调试接接口电路路最小系统统的设计计1、JTAG(Joint TestAction Group，联合测试试行动小小组)是一种国国际标准准测试协议议，主要要用于芯芯片内部部测试及及对系统统进行仿仿真、调调试。2、目前大多多数比较较复杂的的器件都都支持JTAG协议，如如ARM、DSP、FPGA器件等。3、标准的的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为测测试模式式选择、测试时钟钟、测试试数据输输入和测测试数据据输出。4、JTA

13、G测试允许许多个器器件通过过JTAG接口串联联在一起起，形成成一个JTAG链，能实现对各各个器件件分别测测试。JTAG接口还常常用于实实现ISP（In-SystemProgrammable在系统编编程）功功能，如如对FLASH器件进行行编程等等。5、通过JTAG接口，可可对芯片片内部的的所有部部件进行行访问，因而是是开发调调试嵌入式系系统的一一种简洁洁高效的的手段。目前JTAG接口的连连接有两两种标准准，即14针接口和和20针接口。42JTAG调试接接口电路路-14针接口及及定义43JTAG调试接接口电路路-20针接口及及定义44JTAG接口电路路设计接口电路路最小系统统的设计计必须接上上拉2

14、0针JTAG接口45SDRAM接口电路路设计SDRAM简介与Flash存储器相相比较，SDRAM不具有掉掉电保持持数据的的特性，但其存存取速度度大大高高于Flash存储器，且具有有读/写的属性性，因此此，SDRAM在系统中中主要用用作程序序的运行行空间，数据及及堆栈区区。当系统启启动时，CPU首先从复复位地址址0 x0处读取启启动代码码，在完完成系统统的初始始化后，程序代代码一般般应调入入SDRAM中运行，以提高高系统的的运行速速度，同同时，系系统及用用户堆栈栈、运行行数据也也都放在在SDRAM中。SDRAM具有单位位空间存存储容量量大和价价格便宜宜的优点点，已广广泛应用用在各种种嵌入式式系统

15、中中。SDRAM的存储单单元可以以理解为为一个电电容，总总是倾向向于放电电，为避避免数据据丢失，必须定定时刷新新（充电电）。因因此，要要在系统统中使用用SDRAM，就要求微微处理器器具有刷刷新控制制逻辑，或在系系统中另另外加入入刷新控控制逻辑辑电路。S3C2410X在片内具具有独立立的SDRAM刷新控制制逻辑，可方便便地与SDRAM接口。46SDRAM接口电路路设计SDRAM选型1、目前常常用的SDRAM为8位/16位的数据据宽度，工作电电压一般般为3.3V。主要的生生产厂商商为HYUNDAI、Winbond等。他们们生产的的同型器器件一般般具有相相同的电电气特性性和封装装形式，可通用用。本系

16、统中中使用Winbond的57V561620或W982516。57V561620存储容量量为4组4M字节，工工作电压压为3.3V，常见封装装为54脚TSOP，兼容LVTTL接口，支支持自动动刷新（Auto-Refresh）和自刷新新（Self-Refresh），16位数据宽宽度。最小系统统的设计计47SDRAM接口电路路设计57V561620引脚分布布最小系统统的设计计48最小系统统的设计计SDRAM接口电路路设计57V561620引脚信号号描述49SDRAM接口电路路设计SDRAM接口电路路最小系统统的设计计50FLASH接口电路路设计FLASH简介Flash存储器是是一种可可在系统统（In

17、-System）进行电擦擦写，掉掉电后信信息不丢丢失的存存储器。它具有低低功耗、大容量量、擦写写速度快快、可整整片或分分扇区在在系统编编程（烧烧写）、擦除等等特点，并且可可由内部部嵌入的的算法完完成对芯芯片的操操作，因因而在各各种嵌入入式系统统中得到到了广泛泛的应用用。作为一种种非易失失性存储储器，Flash在系统中中通常用用于存放放程序代代码、常常量表以以及一些些在系统统掉电后后需要保保存的用用户数据据等。最小系统统的设计计51FLASH接口电路路设计FLASH选型常用的Flash为8位或16位的数据据宽度，编程电电压为单单3.3V。主要的生生产厂商商为INTEL、ATMEL、AMD、HYU

18、NDAI等。本系统中中使用INTEL的TE28F128J3A。TE28F128J3A存储容量量为16M字节，工工作电压压为3.3V，采用56脚TSOP封装或48脚FBGA封装，16位数据宽宽度。TE28F128J3A仅需单3.3V电压即可可完成在在系统的的编程与与擦除操操作，通通过对其其内部的的命令寄寄存器写写入标准准的命令令序列，可对Flash进行编程程（烧写写）、整整片擦除除、按扇扇区擦除除以及其其他操作作。最小系统统的设计计52FLASH接口电路路设计TE28F128J3A引脚分布布最小系统统的设计计53FLASH接口电路路设计TE28F128J3A引脚信号号描述最小系统统的设计计54F

19、LASH接口电路路设计FLASH接口电路路最小系统统的设计计55S3C2410X扩展系统统S3C2410X最小系统统+ SDRAM +FLASH电路可构构成一个个完全的的嵌入式式系统可运行于于SDRAM中的程序序，也可可以运行行FLASH中的程序序程序大小小可以很很大，如如果将程程序保存存到FLASH中，掉电电后不会会丢失，因此，既可以以通过JTAG接口调试试程序，也可以以将程序序烧写到到FLASH，然后运行行FLASH中的程序序在此基础础上加入入必要的的接口及及其他电电路，就就构成了了具体的的S3C2410X应用系统统外设及系系统总线线56串口接口口电路设设计串口简介介几乎所有有的微控控制器

20、、PC都提供串串行接口口，使用用电子工工业协会会（EIA）推荐的RS-232-C标准，这这是一种种很常用用的串行行数据传传输总线线标准。早期它被被应用于于计算机机和终端端通过电电话线和和MODEM进行远距距离的数数据传输输，随着着微型计计算机和和微控制制器的发发展，不不仅远距距离，近近距离也也采用该该通信方方式。在在近距离离通信系系统中，不再使使用电话话线和MODEM，而直接进进行端到到端的连连接。RS-232-C标准采用用的接口口是9芯或25芯的D型插头，以常用用的9芯D型插头为为例，各各引脚定定义下所所示：外设及系系统总线线57串口接口口电路设设计串口芯片片选型要完成最最基本的的串行通通信

21、功能能，实际际上只需需要RXD、TXD和GND即可，但但由于RS-232-C标准所定定义的高高、低电电平信号号与S3C2410X系统的TTL电路所定定义的高高、低电电平信号号完全不不同。TTL的标准逻逻辑“1”对应2V3.3V电平，标标准逻辑辑“0”对应0V0.4V电平，而而RS-232-C标准采用用负逻辑辑方式，标准逻逻辑“1”对应-5V-15V电平，标标准逻辑辑“0”对应+5V+15V电平，显显然，两两者间要要进行通通信必须须经过信信号电平平的转换换。目前常使使用的电电平转换换电路为为Sipex公司的SP3232E。外设及系系统总线线58串口接口口电路设设计SP3232E引脚分布布外设及系

22、系统总线线59串口接口口电路设设计串口接口口电路RS232电平TTL电平外设及系系统总线线60IIC接口电路路设计IIC简介IIC总线是一一种用于于IC器件之间间连接的的二线制制总线。它通过过SDA（串行数据据线）及及SCL（串行时钟钟线）两两线在连连接到总总线上的的器件之之间传送送信息，并根据据地址识识别每个个器件：不管是是微控制制器、存存储器、LCD驱动器还还是键盘盘接口。带有IIC总线接口口的器件件可十分分方便地地用来将将一个或或多个微微控制器器及外围围器件构构成系统统。尽管管这种总总线结构构没有并并行总线线那样大大的吞吐吐能力，但由于于连接线线和连接接引脚少少，因此此其构成成的系统统价

23、格低低，器件件间总线线简单，结构紧紧凑，而而且在总总线上增增加器件件不影响响系统的的正常工工作，系系统修改改和可扩扩展性好好。即使使有不同同时钟速速度的器器件连接接到总线线上，也也能很方方便地确确定总线线的时钟钟，因此此在嵌入入式系统统中得到到了广泛泛的应用用。S3C2410X内含一个个IIC总线主控控器，可可方便地地与各种种带有IIC接口的器器件相连连。在本实验验系统中中，外扩扩一片KS24C08作为IIC存储器。KS24C08提供1K字节的EEPROM存储空间间，可用用于存放放少量在在系统掉掉电时需需要保存存的数据据。外设及系系统总线线61IIC接口电路路设计IIC接口电路路外设及系系统总

24、线线62印刷电路路板设计计注意事事项印刷电路路板的设设计S3C2410X的片内工工作频率率为60MHz，因此，在在印刷电电路板的的设计过过程中，应该遵遵循一些些高频电电路的设设计基本本原则，否则会会使系统统工作不不稳定甚甚至不能能正常工工作。印刷电路路板的设设计人员员应注意意以下几几个方面面：注意电源源的质量量与分配配。同类型信信号线应应该成组组、平行行分布。63电源质量量与分配配印刷电路路板的设设计电源滤波波为提高系系统的电电源质量量，消除除低频噪噪声对系系统的影影响，一一般应在在电源进进入印刷刷电路板板的位置置和靠近近各器件件的电源源引脚处处加上滤滤波器，以消除除电源的的噪声，常用的的方法

25、是是在这些些位置加加上几十十到几百百微法的的电容。同时，在在系统中中除了要要注意低低频噪声声的影响响，还要要注意元元器件工工作时产产生的高高频噪声声，一般般的方法法是在器器件的电电源和地地之间加加上0.1uF左右地电电容，可可以很好好地滤出出高频噪噪声的影影响。64电源质量量与分配配印刷电路路板的设设计电源分配配实际的工工程应用用和理论论都证实实，电源源的分配配对系统统的稳定定性有很很大的影影响，因因此，在在设计印印刷电路路板时，要注意意电源的的分配问问题。在印刷电电路板上上，电源源的供给给一般采采用电源源总线（双面板板）或电电源层（多层板板）的方方式。电电源总线线由两条条或多条条较宽的的线组成成，由于于受到电电路板面面积的限限制，一一般不可可能布得得过宽，因此存存在较大大的直流流电阻，但在双双面板得得设计中中也只好好采用这这种方式式了，只只是在布布线的过过程中，应尽量量注意这这个问题题。在多层板板的设计计中，一一般使用用电源层层的方式式给系统统供电。该方式式专门拿拿出一层层作为电电源层而而不再在在其上布布信号线线。由于