东北大学06级计算机组成原理本科期末试题A带答案（史岚）

本文格式为Word版，下载可任意编辑——东北大学06级计算机组成原理本科期末试题A带答案（史岚）…东北大学考试试卷（A卷答案）

总分一二三四五六七八学……2023—2023学年第一学期

院……课程名称：计算机组成原理○…┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄……班……级密…………学…○号……………封姓……名……史…○岚…………线………………得分一、选择填空题（全部为单项选择，务必将答案对应填在右面表格里）（每题1分，共20分）1234567891011121314151617181920BBCABCDCABCDBCDDBACC1．冯?诺依曼型计算机工作方式的基本特点是（A．堆栈操作）。10．表示一个3位长的十进制数，至少需要无符号的二进制数（）位。B．按地址访问并顺序执行指令A．9B．10C．11D．12C．多指令流、单数据流D．存储器空间可以扩展11．计算机主频的周期是指（）。2．零的原码可以用以下（）来表示。A．指令周期B．机器周期C．时钟周期D．存取周期A．111111113．机器数B．10000000C．01111111D．1100000012．在浮点机中（）是隐含的。80H表示的真值是–127，则它是（）。A．阶码B．数符C．尾数D．基数A．原码B．补码C．反码D．移码13．用八片74181和两片74182可组成（）。4．DRAM刷新以（）为单位进行。A．组内并行进位、组间串行进位的32位ALUA．行B．存储单元C．存储体D．块B．二级先行进位结构的32位ALU5．某计算机字长为32位，存储器容量为8MB，若按字编址，其字地址范围是0到（）。C．组内先行进位、组间先行进位的16位ALUA．1M–1B．2M–1C．8M–1D．16M–D．三级先行进位结构的32位ALU6．为了缩短指令中某个地址码的位数，而指令的执行时间又相对短，则有效的寻址方法是114．中断向量可提供（）。采用（）寻址。A．被选中的设备的地址B．传送数据的起始地址A．马上数B．直接C．寄放器（直接）D．寄放器间接C．中断服务程序的入口地址D．主程序的断点地址7．根据指令系统的指令分类，无条件转移指令属于（15．在统一编址方式下，下面的说法()是对的。A．数据运算）类型的指令。B．数据传输C．输入/输出D．程序控制A．一个具体地址只能对应输入输出设备8．计算机指令操作所涉及到的数据不会取自（）。B．.一个具体地址只能对应内存单元A．寄放器B．指令本身C．控制存储器D．主存C．一个具体地址既可能对应输入输出设备又可能对应内存单元9．指令（）从主存中读出。D．一个具体地址只对应I/O设备或只对应内存单元A．总是根据程序计数器（PC）B．有时根据（PC），有时根据转移指令16．总线接口的功能不包括（）。C．根据地址寄放器A．匹配外设与主机的速度差异D．有时根据（PC），有时根据地址寄放器B．实现数据格式的转换C．交换主机与外设的状态信息D．完成算术及规律运算1

……17．在链式查询方式下，…

（）。

…A．总线设备的优先级可变

…B．越靠近总线控制器的设备优先级越高

○C．各设备的优先级相等……D．各设备获得总线使用权的机遇均等。

…18．交织存储器实质是一种（

…

）存储器，它能（）执行（）独立…的读/写操作。密A．模块式，并行，多个B．模块式，串行，多个……C．整体式，并行，一个

D．整体式，串行，多个

…19．总线复用方式可以（

）。……A．提高总线的传输带宽○C．减少总线中信号线的数量

B．增加总线的功能…

D．提高CPU利用率

…20．加法器采用先行进位的目的是（

）。…A．优化加法器的结构……C．加速传递进位信号B．节省器材D．加强加法器结构

封……得分二、简要回复以下问题（每题5分，共20…分）…1．以IEEE754标准的单精度浮点格式表示十进制数–1.5（要求列示过程）。…解答：○–1.5D=–1.1B=–1.1…根据IEEE754×20单精度浮点数格式（–1）S×1.M×2E–127…可写成—…（–1）–1×1.10000000000000000000000×2127–127…即：S=–1—占1位线E=127D=01111111B…M=10000000000000000000000—占8位—占23位共32位；…所以十进制数–1.5表示成IEEE754标准的单精度浮点格式为：…10111111110000000000000000000000…………○2

2．在包含DMA模块的系统中，一般状况下DMA访问主存的优先

级和CPU访问主存的优先级哪一个高？为什么？解答：

一般状况下，DMA和CPU同时访问主存时，DMA的优先级高。主要原因在于DMA模块所连接的是高速外设，以数据块的方式与主存交换数据，若不及时处理，简单造成信息丢失。换言之，I/O访存有时间要求，前一个I/O数据必需在下一个访存请求到来前存取完毕。而对于CPU而言，只是延缓了一个存取周期而已。

3．为什么计算机中的存储系统要采用多层次结构而不是依靠单一的存储部件或技术？作图表示多层次存储系统的构成。解答：计算机中的存储系统采用多层次结构主要是为了解决存储器容量、速度和价格这三个主要性能指标之间的矛盾。多层次存储系统构成如下所示（答图不唯一）。通用寄放器CPUCache辅助硬件主存辅助软硬件辅存其次题第3小题答图……………○…………4．三级时序系统是指哪三级？控制器设计的时候，什么状况下使用…三级时序系统、什么状况下使用二级时序系统？…解答：…

○三级时序系统是指主状态周期-节拍电位-节拍脉冲这三级。

…对于微程序控制器，则使用节拍电位控制器设计时，对于硬布线（组合规律）控制器，使用三级时序系统；-节拍脉冲的二级时序系统。

…………

密

……………得分○……三、（10分）某计算机采用直接映射的Cache，Cache容量为64KB，主…存容量为2MB，块长为8KB，且采用字节寻址方式。……封（1）请设计主存与Cache的地址格式；…（2）地址为0273E1H的主存单元应当映射到Cache的哪一块？假…设起始块为0号块。…解答：……（1）据题意可知，主存地址21位，Cache地址16位。地址格式如下：○20161513120……主存地址：Tag（区号）块号块内（字节）地址…5位3位13位…线1513120……Cache地址：块号块内（字节）地址…（3位13位2）0273E1H写成二进制的21位即：000100111001111100001…据（1）所设计的地址格式可知，其中块号字段应为011；……所以地址为0273E1H的主存单元应当映射到Cache的第3块（二进制第011…块）…。………………

………○

3

得分

四、（10分）设计一种变长操作码，以允许如下的557条指令都能编码在36位的指令中：7条三地址指令--具有两个15位地址和一个3位的寄放器号；500条二地址指令--具有一个15位地址和一个3位的寄放器号；50条零地址指令--没有地址或寄放器。解答：设计如下（符合题意即可，答案并不唯一）--000XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX001XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX7条三地址指令~~~~~~~~110XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX111000000000000000XXXXXXXXXXXXXXXXXX111000000000000001XXXXXXXXXXXXXXXXXX500条二地址指令~~~~~~~~111000000111110011XXXXXXXXXXXXXXXXXX11100000011111010000000000000000000011100000011111010000000000000000000111100000011111010000000000000000001050条零地址指令~~~~~~~~111000000111110100000000000000110001

……得分………○……………密……………○……………封……………○…………线………

………五、（10分）某16位计算机的CPU共有16条地址线，并有与存储器访问有关的控制线MREQ*（低电平日访问存储器）和R/W*（高电平为读低电平为写）。现在要用64×1位的SRAM为该机设计一个总容量为8192位的按字访问的存储器，并且该存储器要占用该机主存的最低地址空间。除了该种SRAM芯片外，可以使用74138译码器和必要的门电路。要求：

1．计算共需要多少片64×1位的SRAM芯片？

2．画出CPU与存储器的连接图，图中特别要明确表示出选片规律。解答：

1．8192/（64×1）=128片

2．图略。（选片规律不唯一，只要符合地址空间要求即可）

4

…得分…………○……………密……………○……………封……………○…………线…………

……六、（10分）计算机系统为了管理中断，硬件上寻常有哪些设置？

各有何作用？指令系统中有何考虑？设某机有8级中断，硬件中断响应由高到低的优先顺序为0?1?2?3?4?5?6?7，假使用改变屏蔽字的方式将中断处理的优先顺序改为0?5?3?4?1?2?6?7，中断屏蔽字应如何设置（请在第六题所给的表中填写相应的内容，并规定某位为“1〞表示中断屏蔽，为“0〞表示中断开放）？解答：

计算机系统中为了管理中断需设置下属硬件，它们的作用分别是——（1）

中断请求触发器，其个数与中断源个数一致，用以标志（记录）某中断源向CPU提出中断请求；

（2）

中断屏蔽触发器，其个数与中断请求触发器一致，当其为1时，表示该中断源的中断请求被屏蔽，CPU不能响应；

（3）

判优规律（排队器），用来进行中断判优，当多个中断源同时请求时，排队器选中优先级最高的中断请求；

（4）

向量地址形成部件，用以产生中断源的向量地址，从而可找到中断服务程序的入口地址；

（5）允许中断触发器，当其为1时，CPU允许中断处理；（6）中断标志触发器，标志系统正在进行中断处理；（7）堆栈，用来保护现场；

（8）

中断查询信号电路，在每条指令周期终止的适当时刻，该电路向各中断源发查询信号。

计算机系统中为了管理中断，指令系统中应设有开中断、关中断及置屏蔽等指令。

中断屏蔽字按要求填在右面表格里--

5

中断处理程序屏蔽码0级1级2级3级4级5级6级7级0级111111111级011000112级001000113级011110114级011010115级011111116级000000117级00000001第六题中断屏蔽字答案

…得分七、（10分）某运算部件的基本结构如下图所示，假定该部件中的ALU…………○……………密……………○……………封……………○…………线……………

…只有加（+）和减（–）两种基本操作，要求：1．给出控制该运算部件的所有微命令；2．指出哪些微命令是相容的，哪些是相斥的？3．试用最少的位数设计微指令的操作控制字段。DBUSALU→DBUSALU+–XYR1R2第七题图某运算部件的基本结构图6

解答：1．控制该部件的所有微命令如下：R1→X，R1→Y，R2→Y，DBUS→R1，DBUS→R2，ALU→DBUS，+，–，共8个。2．R1→Y与R2→Y相斥，DBUS→R1与DBUS→R2相斥，+和–相斥；R1→X与R2→Y相容；R1→X，R1→Y，R2→Y与ALU的+，–各取一个也是相容的；DBUS→R1，DBUS→R2与ALU的+，－各取一个也是相容的。3．按2的分析，若采用字段直接译码法：+和－在同一字段，需2位；DBUS→R1和DBUS→R2在同一字段，需2位；···与直接控制法需要同样多的位数。所以直